DATOS PERSONALES
Escuela:	E.T.S.I. de Telecomunicación
Departamento:	Ingenieria Electrónica
Telefono:	96-3877007
	ext-76050
Fax:	96-3879609
e-mail:	rgadea@eln.upv.es

ASIGNATURAS IMPARTIDAS

1. Asignaturas de primer ciclo
   • E.T.S.I.T
     • Electrónica Digital
     • Laboratorio de Circuitos Electrónicos
2. Asignaturas de segundo ciclo
   • E.T.S.I.T
     • Diseño de Circuitos y Sistemas Electrónicos
     • Diseño de Sistemas Integrados Digitales
   • E.T.S.I.I
     • Circuitos Electrónicos Programables
3. Asignaturas de tercer ciclo
• PROGRAMA DE DOCTORADO DSD (MEXICO)
  • Técnicas avanzadas de diseño digital con lógica programable II
  • Verificación de Sistemas Digitales con lenguajes de descripción de hardware
• PROGRAMA DE DOCTORADO DE INGENIERÍA ELECTRÓNICA
  • Modelización y Verificación de Sistemas Digitales complejos
  • Diseño y aplicaciones de Sistemas Bioinspirados

TEMAS DE INTERÉS

MICROARQUITECTURAS

• Arquitecturas Digitales Sistólicas
• Arquitecturas Neuronales
• Automatas celulares

LENGUAJES DE DESCRIPCIÓN DE HARDWARE

• VHDL
  • DISEÑO DE FSM
• VERILOG
• SYSTEMVERILOG

METODOLOGÍAS DE DISEÑO DIGITAL

• Diseño mixto de ASIC's
• Diseño Digital con FPGA's
• Verificación con HVL

ENLACES DE INTERÉS

VHDL

Advanced VHDL Design : Calss Notes by Zainalabedin Navabi, Northeastern University.

FMF Home Page

VHDL Models (3º)

VHDL Database of Phase'MACAO (2º)

Hamburg VHDL Archive (1º)

APUNTES_VHDL_UNIVERSITAT DE VALENCIA

VHDL SYNTHESIS TUTORIAL - BOB REESE - JUNE 1995

Grupo de Usuarios de VHDL de España