La Sentencia “case”
Considera los posibles valores que pueda tomar un objeto.
Se pueden especificar: valores, rangos, listas y otros.
Cada valor sólo se puede especificar una vez.
El objeto puede ser una expresión cualquiera de VHDL. La lista de valores deben ser constantes del mismo tipo que la expresión.