Proceso Lógica de Entrada

ENTRADA: process (ESTADO_ACTUAL, RW, INT_REQ, DMA_REQ)

begin

case ESTADO_ACTUAL is

when IDLE => if (INT_REQ = '1') then

ESTADO_SIGUIENTE <= INT_CYCLE;

elsif (DMA_REQ = '1') then

ESTADO_SIGUIENTE <= DMA_CYCLE;

end if;

when RW_CYCLE =>

-- asignaciones

when INT_CYCLE =>

-- asignaciones

when DMA_CYCLE =>

-- asignaciones

end case;

end process ENTRADA;